FPGA/CPLD

FPGA/CPLD 可编程逻辑器件架构与开发方法。 核心素养

🧬 知识点关系网络

⬆️ 用代码定制硬件，灵活性与性能兼得。

📖 学习建议（阶梯式路径）

1. Verilog入门 —— 模块、端口、assign、always。
   💡 写一个流水灯程序下载到FPGA。
2. 时序约束 —— 告诉工具时钟频率，检查时序收敛。
   💡 理解建立时间违例与解决方法。

🧠 认知导航

前置依赖： 学习FPGA/CPLD前，建议具备高等数学、大学物理和基础电路知识。

后续延伸： 学完FPGA/CPLD后，可继续深入电子信息的其他分支或集成电路领域。

📚 核心知识点全景

• PLD基础 —— PAL/GAL
• CPLD/FPGA架构 —— 查找表/逻辑块
• HDL设计 —— Verilog/VHDL
• 综合与布局布线 —— 综合/映射/布局/布线
• 时序约束 —— 建立/保持时间

✨ 每个链接都是一扇门，推开即是新世界。

🏙️ 生活中的FPGA/CPLD

🔗 权威参考

• 百度百科 · FPGA/CPLD
• Wikipedia · FPGA/CPLD

🤖 AI陪练指令

📁 更多电子信息工程AI指令 →