组合逻辑电路 组合逻辑电路是某时刻输出仅取决于该时刻输入的不可存储信号的数字电路。
为什么组合电路不能实现存储功能？
提示： 从反馈和时序特性角度分析。
无反馈则电路状态仅由当前输入决定，不能保持历史信息。
误区： 组合电路简单不重要。
事实： 运算器编码器和译码器等是数字系统重要组合部件。
问： 如何区分组合和时序逻辑电路？
答： 看有无记忆单元或反馈，有时钟控制的是时序逻辑。- ❌ 误区：组合电路简单不重要。 ✅ 事实：运算器编码器和译码器等是数字系统重要组合部件。
前置依赖： 门电路、逻辑代数与化简
后续延伸： 触发器、时序逻辑电路
多个输入信号浓缩为二进制编码输出。
将二进制码还原为多选一输出控制。
数据输入选通器，从多个数据中选择一路输出。